1/5/1 (Item 1 from file: 347)

DIALOG(R) File 347: JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

02990168 **Image available**
MULTIPROCESSOR SYSTEM

PUB. NO.: 01-287768 JP 1287768 A]
PUBLISHED: November 20, 1989 (19891120)

INVENTOR(s): KATO SHINYA

SUDO KIYOSHI

NONOMURA KAZUYASU

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 63-117622 [JP 88117622]
FILED: May 13, 1988 (19880513)

INTL CLASS: [4] G06F-015/16; G06F-015/16

JAPIO CLASS: 45.4 (INFORMATION PROCESSING -- Computer Applications)
JOURNAL: Section: P, Section No. 1003, Vol. 14, No. 66, Pg. 40,

February 07, 1990 (19900207)

ABSTRACT

PURPOSE: To access a register in a processor which is small in hardware quality without decreasing memory access efficiency by making an interprocessor communication through registers in processors which are formed by assigning register spaces to banks by the processors.

CONSTITUTION: A register R1 (R2 or R3) in one processor P1 (P2 or P3) is assigned to one bank as shown in an assignment example (b), so the hardware quantity is small. Further, the registers R1-R3 in the processors are assigned to one bank, so when the processor P1, for example, accesses the register in the processor P2, other processors P3... can not access the same bank, so the registers in the processors can not be accessed and a bus need not be locked. Further, the bus B is shared for both storage device access and the interprocessor communication, so any dedicated bus for in-processor register access is not required. Consequently, the quantity of hardware is reduced and the efficiency of memory access is improved.

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11)特許番号

第2533162号

(45)発行日 平成8年(1996)9月11日

(24)登録日 平成8年(1996)6月27日

(51) Int.Cl. ⁶		微別記号	庁内整理番号	FΙ			技術表示箇所
G06F	15/16	350	•	G06F	15/16	350A	
	15/167					310M	

請求項の数1(全 7 頁)

(21)出願番号	特顧昭63-117622	(73)特許権者	99999999
			富士通株式会社
(22)出顧日	昭和63年(1988) 5月13日		神奈川県川崎市中原区上小田中4丁目1
			番1号
(65)公開番号	特開平1-287768	(72)発明者	加藤(慎哉
(43)公開日	平成1年(1989)11月20日		神奈川県川崎市中原区上小田中1015番地
			富士通株式会社内
前置審査		(72)発明者	須藤 清
			神奈川県川崎市中原区上小田中1015番地
			富士通株式会社内
		(72)発明者	野々村 一泰
			神奈川県川崎市中原区上小田中1015番地
			富士通株式会社内
		(74)代理人	弁理士 井桁 貞一
		審査官	鶴谷 裕二
		(56)参考文献	特開 昭54-104247 (JP, A)

(54) 【発明の名称】 マルチプロセッサシステム

1

(57)【特許請求の範囲】

【請求項1】インターリーブ動作可能な複数のパンクを 有したメモリと、

前記メモリにバスで接続され、前記バスを介してメモリをアクセスする複数のプロセッサとを有したマルチプロセッサシステムにおいて、

前記プロセッサは、前記パンクのメモリ空間の一つを割りつけられたレジスタをそれぞれ有することを特徴とするマルチプロセッサシステム。

【発明の詳細な説明】

〔概要〕

インタリーブ動作可能なメモリを共有メモリとして特 つマルチプロセッサシステムに関し、

メモリアクセス効率を低下させずハードウェア量の少ないプロセッサ内レジスタアクセスの実現を目的とし、

2

それぞれのプロセッサに、それぞれのプロセッサが記憶装置のメモリ空間へのアクセスに用いるバスによりアクセス可能でありレジスタ空間(レジスタに割り付けたアドレス空間)をプロセッサ毎に順次異なるバンクのメモリ空間に割り付けたプロセッサ内レジスタを備え、該プロセッサ内レジスタを通じてプロセッサ間通信を行うよう構成する。

[産業上の利用分野]

本発明はマルチプロセッサシステムに係り、特にイン 10 タリーブ動作可能なメモリを共用メモリとして持つマル チプロセッサシステムに関する。

〔従来の技術〕

インタリーブ動作可能なメモリを共用メモリとして持つマルチプロセッサシステムにおいては、プロセッサ間 通信のためのプロセッサ内レジスタ空間へのアクセス

(2)

も、メモリ空間と同じ経路でアクセスされるのが一般で ある。

メモリ空間は、アクセス効率を高めるために複数のバ ンクに分割して、インタリーブ動作を行わせている。

プロセッサ内レジスタ空間も、第4図に示すように、 メモリ空間と同じく複数のパンクに分割することによ り、アクセス効率を高めることができる。

[発明が解決しようとする課題]

上記のようにプロセッサ内レジスタ空間も複数のパン たアドレスラッチ等の制御回路が必要となる。しかも、 プロセッサ内のレジスタ空間へのアクセスは、メモリ空 間へのアクセスに比べてその回数が非常に少ない。この ため、アクセス頻度の少ない空間のために多大なハード ウェア量を増すことは好ましくない。

プロセッサ内レジスタ空間を複数のバンクに分割しな い場合には、複数のパンクに分割したときのようにハー ドウェアは増えないが、例えばプロセッサAが、プロセ ッサB内レジスタをアクセスしている間に、他のプロセ ッサがプロセッサB内レジスタをアクセスできないよう にバスロックする必要がある。バスロックするというこ とは、その間他のプロセッサによるメモリアクセスがで きないということになり、メモリアクセスの効率を下げ ることになる。

また、パスロックによるメモリアクセス効率の低下を 避けるため、第5図に示すように、プロセッサ内レジス タへのアクセスのために、メモリアクセスとは別のバス を設けるようにした場合は、バスの制御回路等のハード ウェア量が増えるという問題点がある。

本発明が解決しようとする課題は、このような従来の 問題点を解消したマルチプロセッサシステムを提供する ことにある。

[課題を解決するための手段]

第1図は、本発明のマルチプロセッサシステムの原理 ブロック図を示す。

図において、MMは複数のプロセッサに共有の記憶装置 であり、インタリーブ動作が可能である。

P1, P2, P3, …はマルチプロセッサシステムを構成する プロセッサである。

Bはバスであり、各プロセッサが記憶装置MMのメモリ 空間へのアクセスに用いる。

R1, R2, R3, …はプロセッサ内レジスタであり、それぞ れのプロセッサが記憶装置 (MM) のメモリ空間へのアク セスに用いるパスBによりアクセス可能でありレジスタ 空間をプロセッサ毎に異なるパンクのメモリ空間に割り つけられている。

〔作用〕

本発明の構成によれば、一つのプロセッサのプロセッ サ内レジスタは、第1図(b)に示す割りつけ例のよう に、パンクーつにしか割りつけられていないため、複数 50 を減少でき、且つメモリアクセスの効率を高めることが

バンクの場合よりハードウェア量が少ない。

また、プロセッサ内レジスタは、バンクーつに割りつ けられているため、例えばプロセッサP1がプロセッサP2 内レジスタをアクセスしているとき、他のプロセッサP 3,…は同一パンクのアクセスはできないからプロセッサ 内レジスタをアクセスすることはできず、パスをロック する必要はない。バスをロックする必要がないから記憶 装置アクセスの効率を下げることはない。

4

さらに、記憶装置アクセス用とプロセッサ間通信用バ クに分割するときは、プロセッサには各バンクに対応し 10 スを共用するため、プロセッサ内レジスタアクセス専用 バスも必要としない。

〔実施例〕

以下第2図および第3図に示す実施例により、本発明 をさらに具体的に説明する。

第2図は、本発明の一実施例の構成を示す図である。

第2図(a)は接続構成を示し、(b)はプロセッサ 内レジスタ空間のバンク割りつけを示す。

第2図に示すとおり、記憶装置のメモリ空間は四つの パンク (パンク0,パンク1,パンク2,パンク3) に分割さ 20 れている。

プロセッサA, プロセッサB, プロセッサC, プロセッサD と記憶装置とは、アドレスパスおよびデータパスにより 接続されている。

プロセッサAのプロセッサ内レジスタ(A内レジス タ) はパンク0に、プロセッサB内レジスタはパンク1 に、プロセッサC内レジスタはパンク2に、プロセッサ D内レジスタはパンク3に割りつけられている。

これにより、プロセッサAがプロセッサB内レジスタ をアクセスしている間、プロセッサC, プロセッサDはバ 30 ンク1の空間にあたるプロセッサ B内レジスタをアクセ スすることはできない。しかし、プロセッサC, プロセッ サDは、この間バンク0,2,3にあたるメモリ空間のアク セスは可能である。

第3図は、本発明の他の実施例の構成を示す図であ る。

第3図の実施例では、(a)に示すように、記憶装置 のメモリ空間は四つのバンク (バンク0,バンク1,バンク 2, バンク3) に分割されており、プロセッサはA, B, C, D, E, F, G, Hと 8 台あり、各プロセッサ内レジスタは、

(b) に示すように、バンクに割りつけられている。 40

即ち、プロセッサA内レジスタおよびプロセッサE内 レジスタはバンク0に、プロセッサB内レジスタおよび プロセッサF内レジスタはバンク1に、プロセッサC内 レジスタおよびプロセッサG内レジスタはバンク2に、 プロセッサD内レジスタおよびプロセッサH内レジスタ はバンク3にそれぞれ割りつけられている。

[発明の効果]

以上の説明のように本発明によれば、プロセッサ間通 信用のプロセッサ内レジスタに関連するハードウェア量 5

でき、その実用上の効果は極めて大である。

【図面の簡単な説明】

第1図は本発明の原理プロック図、

第2図は本発明の一実施例の構成を示す図、

第3図は本発明の他の実施例の構成を示す図、

第4図はプロセッサ内レジスタ空間を複数のバンクに分

割した従来例を示す図、


第5図はプロセッサ内レジスタアクセス専用パスを設けた例を示す図である。

6

図面において、

MMは記憶装置、Bはパス、P1, P2, P3, …はプロセッサ、R 1, R2, R3, …はプロセッサ内レジスタ、をそれぞれ示す。


【第1図】



1	マクロ	パンク1	バンク2	バンク3
サ	ロセッ	プロセッ	プロセッ	プロセッ
	P1内	サP2内	サP3内	サP4内
	ジスタ	レジスタ	レジスタ	レジスタ

(b)

【第2図】




メモリ空間	バンク 0	バンク 1	バンク 2	パンク 3
レジスタ空間	A内	B内	СМ	D内
レンスクエ問	レジスタ	レジスタ	レジスタ	レジスタ

(b)

本発明の一実施例の構成を示す図

【第3図】




メモリ空間	バンク 0	バンク 1	パンク2	パンク 3
レジスタ空間	A内	B内	C内	D内
	レジスタ	レジスタ	レジスタ	レジスタ
レンヘグ空間	E内	F内	G内	H内
	レジスタ	レジスタ	レジスタ	レジスタ

(b)


本発明の他の実施例の構成を示す図

【第4図】



プロセッサ内レジスタ空間を複数バンクに分割した従来例を示す図

【第5図】



プロセッサ内レジスタアドレス専用バスを設けた例を示す図